近在做DDR3的邏輯開(kāi)發(fā),。由于需要測(cè)試電路板上的DDR3是不是正確,需要先用MIG核生成的 example design 來(lái)測(cè)試一下,。但是 example design是需要修改一下的,。
(1)將example design 中的 系統(tǒng)時(shí)鐘sys_clk 和iodelay 參考時(shí)鐘clk_ref 注釋掉,,引入板上125MHz差分時(shí)鐘 clk_125M_p (clk_125M_n),。
(2)125MHz板上時(shí)鐘 clk_250M_p(clk_250M_n)經(jīng)過(guò) PLL產(chǎn)生出500MHz的sys_clk時(shí)鐘和300MHz的iodelay 參考時(shí)鐘,。
(3)將系統(tǒng)復(fù)位 sys_rst 注釋掉,,引入系統(tǒng)復(fù)位 sys_rst_n;sys_rst_n為低電平復(fù)位,而DDR3 example design 中的sys_rst為高電平復(fù)位,。因此 sys_rst_n需要取反,。
(4)修改UCF中的相應(yīng)管腳約束,。
按照上述步驟修改之后,,在“translate”時(shí)出現(xiàn)錯(cuò)誤,。如下圖:
大概意思是說(shuō)sys_clk 上有兩個(gè)BUFG串聯(lián),,clk_ref上也有兩個(gè)BUFG串聯(lián),。于是查找程序發(fā)現(xiàn)程序如下:
Sys_clk經(jīng)過(guò)clk_ibuf 模塊之后產(chǎn)生出mmcm_clk。Clk_ibuf中的相關(guān)程序代碼如下:
發(fā)現(xiàn)sys_clk時(shí)鐘信號(hào)經(jīng)過(guò)IBUFG,因此在top文件中作如下修改:
接下來(lái)查找clk_ref的問(wèn)題,,在top文件中與clk_ref相關(guān)的模塊如下:
Clk_ref進(jìn)入了iodelay_ctrl模塊。Iodelay_ctrl模塊中的相關(guān)內(nèi)容如下:
Clk_ref時(shí)鐘信號(hào)也經(jīng)過(guò)了一個(gè)IBUFG,,因此做如下修改:
另外,,由clk_125M_p產(chǎn)生sys_clk和clk_ref的程序如下:
修改后編譯順利通過(guò),。
若您有高速數(shù)據(jù)采集板卡定制需求,,請(qǐng)聯(lián)系我們:400-000-4026
關(guān)于坤馳科技:
坤馳科技是專注于高速數(shù)據(jù)采集與信號(hào)處理,、高速數(shù)據(jù)存儲(chǔ)與記錄的高科技公司,。坤馳科技為用戶提供成熟的標(biāo)準(zhǔn)高速數(shù)據(jù)采集產(chǎn)品與技術(shù),,也可為用戶提供定制化的高速信號(hào)采集解決方案。目前坤馳科技服務(wù)過(guò)的研究所,、科研單位已達(dá)近百家,。高速數(shù)據(jù)采集產(chǎn)品線涵蓋PCIExpress,、cPCI、PXIe,、VPX,、USB等總線,包含高速AD,、DA平臺(tái),、FPGA,、DSP處理平臺(tái),,SATA/SSD,、Flash存儲(chǔ)平臺(tái)等。
全國(guó)咨詢電話:400-000-4026