脈沖信號采集方案
基于PCIE總線的脈沖采集方案
一,、概述：
為采集高速脈沖輸入信號,，并能實施將采集數據傳入PC主內存，系統方案規(guī)格如下：
1.采用12bit1Gsps高速ADC,。
2.50歐姆阻抗輸入,。直流藕合,，輸入信號范圍0~+5V，輸入模擬帶寬大于500MHz,。
3.板載2GBDDR3內存,。
4.采用PCIEx8接口。
5.支持用戶二次開發(fā)FPGA邏輯。
6.提供用戶二次開發(fā)軟件,。
系統框圖如下：
二,、為了實時得到采集數據，在數據傳輸端,，可以采用如下4種方案：
方案1：
通過設置觸發(fā)門限,，只采集有用信號。
在脈沖周期為10ms時,，每個脈沖根據觸發(fā)設置,，采集3us左右（長度可以設置），約3000個采樣點,；實時傳輸數據率為600KB左右,。通過PCIEGen1x8總線傳輸，DMA傳輸率為1250MB/s,。
方案2：
如果需要實時傳輸采集數據,，12bitX1Gsps等于2GB/s，需要采用PCIEGen2x8總線傳輸,。PCIEGen2x8總線傳輸理論上支持3000MB/s的傳輸率,。
配合高性能計算機，配置32GB主內存,，理論上可以將2000MB/s的數據實時傳輸到計算機中,。
方案3：
該系統支持FPGA二次開發(fā)，用戶可以將算法通過FPGA實現,。通過FPGA的實時信號處理,，數據率可以大大減小。
方案4：
在采集卡旁邊增加一塊PCIE板,，上面FPGA具有磁盤控制功能,，能在機箱上連接8-16塊SSD盤，實時存儲速度大于2000MB/s,。由于SSD磁盤容量較大,，小容量256GB，大容量9.6TB,，存儲波形時間非常長,。
附圖為磁盤儲存樣機：
方案對比表：
|
方案 |
技術準備度 |
后期開發(fā)工作量 |
成本 |
||
|
采集 |
FPGA |
PCIE總線 |
|||
|
只采集有用信號 |
需開發(fā) |
少量開發(fā) |
PCIE Gen1 |
只需開發(fā)算法 |
低 |
|
采集全部波形 |
需開發(fā) |
少量開發(fā) |
PCIE Gen2 |
只需開發(fā)算法 |
高, 需要高性能FPGA和 |
|
FPGA實時計算 |
需開發(fā) |
大量開發(fā), |
PCIE Gen1 |
軟件工作量小,，FPGA |
中， FPGA開發(fā)周期長 |
|
FPGA直接存儲 |
需開發(fā) |
少量開發(fā), |
PCIE Gen1 |
軟件工作量小 |
高,， 需要格外增加一塊FPGA-PCIE卡,，需要外接32塊SSD盤 |
三,、系統應用軟件如下：
四、PCIE采集卡實際圖如下：
